

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-127025  
(43)Date of publication of application : 10.05.1994

(51)Int.Cl.

B41J 2/44  
B41J 2/45  
B41J 2/455  
H01L 33/00  
H04N 1/036  
H04N 1/23

(21)Application number : 04-282991  
(22)Date of filing : 21.10.1992


(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD  
(72)Inventor : TAKAHASHI NAOKI

## (54) LED ARRAY HEAD

### (57)Abstract:

**PURPOSE:** To control the total light quantity and the like of each LED array block with a high accuracy by providing a changeover means and the like for changing over a generated strobe signal to a signal line and distributing it to the LED array block having its turn to emit a light.

**CONSTITUTION:** A switching circuit 26 connected to each LED array block 8 turns ON/OFF a switch in accordance with a strobe signal STB 1 received from a decoder 25 to change a lighting time of the LED array block 8 in accordance with its luminance. At this time, a driver circuit 15 for the respective LED array blocks 8 tries to pass a drive current to LED elements only when image data stored in a latch circuit 13 is high, that is, a light emission is required. However, the drive current cannot flow unless one end of the LED array block 8 is grounded with the switching circuit 26 ON. Namely, the elements of the LED array block 8 can light only when a strobe signal is low and the image data is high.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-127025

(43)公開日 平成6年(1994)5月10日

(51)IntCl<sup>9</sup>

識別記号

庁内整理番号

F I

技術表示箇所

B 4 1 J 2/44

2/45

2/455

H 0 1 L 33/00

J 7514-4M

7245-2C

B 4 1 J 3/ 21

L

審査請求 未請求 請求項の数4(全 9 頁) 最終頁に続く

(21)出願番号 特願平4-282881

(22)出願日 平成4年(1992)10月21日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 高橋 直樹

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 中島 司朗

(54)【発明の名称】 LEDアレイヘッド

(57)【要約】

【目的】 光量のばらつきの少ないLEDアレイヘッドを提供する。

【構成】 ブロック分割されたLEDアレイと駆動回路からなるLEDアレイヘッドにおいて、全LEDアレイブロックの発光時間を全LEDアレイブロックに共通な基準発光時間と、各LEDアレイブロックの輝度に応じた補正発光時間とに分ける。この上で、発光順番になったLEDアレイブロックにつき、全ブロックに共通の基準発光時間は通常の画素クロックでカウントし、補正発光時間は各LEDアレイブロック毎にその輝度に応じた補正クロックでカウントする。そして、これらのカウント値の合計をもとに各LEDアレイブロック毎にストローク信号が発生され、この信号は信号線を切り換えることにより発光順となった各LEDアレイブロックに伝えられる。



## 【特許請求の範囲】

【請求項1】 複数のLED素子を並べたLEDアレイと、前記LEDアレイを複数のブロックに分割して順次発光させる駆動手段からなるLEDアレイヘッドにおいて、

LEDアレイブロックの画像データ読み込み毎に最高輝度のLEDアレイブロックにより定まる最低限所要発光時間を基に定められた基準発光時間を計時する計時手段と、

前記計時手段からの基準発光時間を計時した旨の出力信号によって補正発光時間を計時するためのクロックの計数を開始する計数手段と、

各LEDアレイブロック毎にその発光時間を補正する所定のパルス数に相当する計数値データを各LEDアレイブロック毎に区分けして格納する記憶手段と、

前記計数手段の計数値と前記記憶手段の発光順となったLEDアレイブロックに対する計数値データとを比較し、両者が一致するならばその旨の一致信号を発する比較手段と、

前記計時手段が計時開始した時から前記比較手段が一致信号を発するまでの間ストロープ信号を発生するストロープ信号発生手段と、

前記ストロープ信号発生手段が出力するストロープ信号を発光順となったLEDアレイブロックに送るべくストロープ信号線を切り換える切換手段とを有することを特徴とするLEDアレイヘッド。

【請求項2】 複数のLED素子を並べたLEDアレイと、前記LEDアレイを複数のブロックに分割して順次発光させる駆動手段からなるLEDアレイヘッドにおいて、

LEDアレイブロックの画像データ読み込み毎に最高輝度のLEDアレイブロックにより定まる最低限所要発光時間を基に定められた基準発光時間を計時するための第1のクロックを計数する第1の計数手段と、

前記第1の計数手段の計数値と最低限発光時間をもとにあらかじめ設定されている値とを比較し、両者が一致するならばその旨の出力信号を発する第1の比較手段と、

前記第1の比較手段からの前記設定値に達した旨の出力信号によって補正発光時間を計時するための第2のクロックの計数を開始する第2の計数手段と、

LEDアレイブロック毎にその発光時間を制御するストロープ信号の所定のパルス幅に相当する計数値データを各LEDアレイブロック毎に区分けして格納する記憶手段と、

前記第2の計数手段の計数値と前記記憶手段の発光順となったLEDアレイブロックに対する計数値データとを比較し、両者が一致するとその旨の出力信号を発する第2の比較手段と、

前記第1の計数手段が計数開始して後前記第2の比較手段が出力信号を発するまでの間ストロープ信号を発生す

るストロープ信号発生手段と、

前記ストロープ信号発生手段が出力するストロープ信号を発光順となったLEDアレイブロックに送るべくストロープ信号線を切り換える切換手段とを有することを特徴とするLEDアレイヘッド。

【請求項3】 前記第2のクロックは、前記第1のクロックの周波数よりも高い周波数を持つことを特徴とする請求項2記載のLEDアレイヘッド。

【請求項4】 前記記憶手段に格納される計数値データは、分割したLEDアレイブロックの光量より算定された発光時間から全LEDアレイに共通な最低限発光時間を差し引いた時間に相当する計数値データであることを特徴とする前記請求項1又は請求項2又は請求項3記載のLEDアレイヘッド。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明はLEDプリンタ用LEDアレイヘッドに関し、特に電子写真プロセスによって画像形成するプリンタの光源に適したLEDアレイヘッドに関する。

【0002】

【従来の技術】 LEDプリンタにおいて、高精細に画像形成するためには、光源としてのLEDアレイヘッドが均一に発光する必要がある。しかし、LEDアレイヘッドは数千個ものLEDを列状若しくは千鳥状に並べたものであるため、個々のLEDが均一に発光するように製造することは不可能である。そのため、形成された画像に濃淡、縞が生じたりするのを防止するべく、各LEDの駆動回路を調整することが必要となる。この調整方法の一つとして従来特開昭63-227358号公報に記載された技術がある。この技術はLEDアレイヘッドの製造のパラッキ等に伴う輝度、すなわち静電潜像を形成する光量のばらつきを、各LED素子等の輝度についての完成検査結果等を基に作成の上メモリ内に入力されたデータを用いて発光時間を調整することにより、発光量を補正する方法である。以下図面を参照しながら、上記した従来技術について説明する。

【0003】 図3は、LEDアレイヘッドを用いた光プリンタの概略構成図であり、外部より画像データ1がLEDドライバ回路2に入力されると、LEDドライバ回路2は画像データ1をシリアル-パラレル（直列-並列）変換し、複数個配列されたLEDアレイ3の各LED素子に対応したドライバ回路に入力する。このドライバ回路は、LEDアレイ3のLED素子の駆動電流を過電/遮断することにより、点灯または消灯を行わせる。LEDアレイ3は、点灯したときにロッドレンズアレイ4を経て、あらかじめ帯電器5で帯電された感光体ドラム7の表面に結像し、感光体ドラム7上に静電潜像を形成する。さらに現像器6は、感光体ドラム7の回転により感光体ドラム7上に形成された静電潜像にトナーを付

着して白黒2値を基本とする画像を形成する。

【0004】図4は、このLEDドライバ回路2のブロック図である。LEDアレイヘッドは図4に示すように複数のLED素子から構成されるLEDアレイブロック8と、各LEDアレイブロック8に駆動電流を供給するLEDアレイブロック8と同数のLED駆動用ICドライバ9と、各LEDアレイブロック毎の補正データを発光順番になったLEDアレイブロックに対応して順に出力可能であるように区分けした上で格納しておく補正メモリ10と、補正メモリ内の発光順になったLEDアレイブロックに対応するデータを取り出した上で一時格納しておくラッチ(Latch)回路11とから構成される。LED駆動用ICドライバ9は、外部より入力されたシリアル画像データをパラレルに出力するシフトレジスタ(Shiftregister)12と、シフトレジスタ12によってパラレルとなった画像データを一時格納しておくラッチ回路13と、ラッチ回路13のデータと対応する補正メモリ10に付設せられたラッチ回路11からのデータのANDをとるANDゲート回路14と、ANDゲート回路14の出力がハイの時にLED素子に駆動電流を流し点灯させるドライバ回路15から構成される。なお、ここにLEDアレイを複数のブロックに分割して順次発光させる構成としているのは、主に駆動部の小型化を図り、従として隣接するLEDからの雑音発生を減少、放熱等を考慮したものである。また、画像データの入力がなく、このため静電画像をつくるべく発光する必要がない、すなわち電子写真の当該部は用紙の色彩(白色)のままとされるときには、シフトレジスタ12からのシリアル画像データのラッチ回路13への出力はなく、また別途ラッチ回路11からの補正データについてのラッチ信号ハイの出力は無視する旨の指示がANDゲート回路14になされる。そして、所定時間経過後、次の発光順番となったLEDアレイブロックの発光に必要な動作がなされる。

【0005】さて、画像データDATAが、クロックCLKに同期してLED駆動用ICドライバ9のシフトレジスタ12に入力されると、シフトレジスタ12は、シリアルイン・パラレルアウトでカスケード接続が可能ことから、その出力は次段のLED駆動用ICドライバ9のシフトレジスタ12へ入力される。同様にして1ライン分の画像データが揃うと、ラッチ信号LT<sub>n</sub>によってシフトレジスタの出力はラッチ回路13に入力される。それと同時に、補正メモリ10から発光順番となったLEDアレイブロック単体の発光時間情報である補正データが内蔵するカウンターの作用のもとラッチ回路11により取り出される。この補正データは、同じくラッチ回路11に内蔵されたカウンターの作用のもと各相応したLEDアレイブロック8のLED駆動用ICドライバ9のANDゲート回路14に出力される。ANDゲート回路14では、ラッチ回路13に保持された画像デー

タと補正データとのANDをとり、その出力がハイとなっている時間のみドライバ回路15を駆動して、LEDアレイブロック8の発光に供する。

【0006】ここで、ANDゲート回路14の入力端子の一方は各LEDアレイブロック8の共通端子なので、各LEDアレイブロック8の個々のLED単体の発光時間は同じとなり、各段のLEDアレイブロック単位で発光時間を制御することができる。なお、補正メモリ10からラッチ回路11へ送られる補正データ数は、補正の許容範囲によっても異なる。例えば5ビット、すなわち32段階では、本補正方法で、LEDアレイブロック間のばらつきを約3%( $100 \div 32 \approx 3$ )以内になしえる。

【0007】

【発明が解決しようとする課題】しかしながら上記のような構成では、補正の精度を上げようすると補正データのビット数を増やすか又は、光のスポット長さを小さくした上で主走査方向に1ライン形成するために副走査方向に走査する回数を増やす必要がある。そのため、容量の大きなメモリ又は高速動作する駆動回路が必要となり、汎用の駆動回路が使用できない。

【0008】本発明は、以上の問題点に鑑み、小容量のメモリで各LEDの光量のばらつきを高精度に補正することが可能なLEDアレイヘッドを提供することを目的としてなされたものである。

【0009】

【課題を解決するための手段】上記目的を達成するために、請求項1に係る発明においては、複数のLED素子を並べたLEDアレイと、前記LEDアレイを複数のブロックに分割して順次発光させる駆動手段からなるLEDアレイヘッドにおいて、LEDアレイブロックの画像データ読み込み毎に最高輝度のLEDアレイブロックより定まる最低限所要発光時間を基に定められた基準発光時間を計時する計時手段と、前記計時手段からの基準時間を計時した旨の出力信号によって補正発光時間を計時するためのクロックの計数を開始する計数手段と、各LEDアレイブロック毎にその発光時間を補正する所定のパルス数に相当する計数値データを各LEDアレイブロック毎に区分けして格納する記憶手段と、前記計数手段の計数値と前記記憶手段の発光順となったLEDアレイブロックに対する計数値データとを比較し、両者が一致するならばその旨の一致信号を発する比較手段と、前記計時手段が計時開始した時から前記比較手段が一致信号を発するまでの間ストロープ信号を発生するストロープ信号発生手段と、前記ストロープ信号発生手段が出力するストロープ信号を発光順となったLEDアレイブロックに送るべくストロープ信号線を切り換える切換手段とを有することを特徴とするLEDアレイヘッドとしている。

【0010】請求項2の発明においては、複数のLED

素子を並べたLEDアレイと、前記LEDアレイを複数のブロックに分割して順次発光させる駆動手段からなるLEDアレイヘッドにおいて、LEDアレイブロックの画像データ読み込み毎に最高輝度のLEDアレイブロックにより定まる最低限所要発光時間を基に定められた基準発光時間を計時するための第1のクロックを計数する第1の計数手段と、前記第1の計数手段の計数値と最低限発光時間をもとにあらかじめ設定されている値とを比較し、両者が一致するとその旨の出力信号を発する第1の比較手段と、前記第1の比較手段からの前記設定値に達した旨の出力信号によって補正発光時間を計時するための第2のクロックの計数を開始する第2の計数手段と、LEDアレイブロック毎にその発光時間を制御するストロープ信号の所定のパルス幅に相当する計数値データを各LEDアレイブロック毎に区分けして格納する記憶手段と、前記第2の計数手段の計数値と前記記憶手段の発光順となったLEDアレイブロックに対する計数値データとを比較し、両者が一致するならばその旨の出力信号を発する第2の比較手段と、前記第1の計数手段が計数開始した後前記第2の比較手段が出力信号を発するまでの間ストロープ信号を発生するストロープ信号発生手段と、前記ストロープ信号発生手段が出力するストロープ信号を発光順となったLEDアレイブロックに送るべきストロープ信号線を切り換える切換手段とを有することを特徴とするLEDアレイヘッドとしている。

【0011】請求項3の発明においては、前記第2のクロックは、前記第1のクロックの周波数よりも高い周波数を持つことを特徴とする請求項2記載のLEDアレイヘッドとしている。請求項4の発明においては、前記記憶手段に格納される計数値データは、分割したLEDアレイブロックの光量より算定された発光時間から全LEDアレイに共通な最低限発光時間を差し引いた時間に相当する計数値データであることを特徴とする前記請求項1又は請求項2又は請求項3記載のLEDアレイヘッドとしている。

【0012】

【作用】上記構成により、請求項1の発明においては、計時手段が最高輝度のLEDアレイブロックにより定まる基準発光時間を計時する。そして、設定値になれば、これを計数手段に通知する。該通知により計数手段はクロックの計数を開始する。

【0013】記憶手段は、各LEDアレイブロック毎に発光時間を補正する所定のパルス数に相当する計数値データを各LEDアレイブロック毎に区分けして記憶している。比較手段は該計数値データと計数手段の計数値とを比較し、計数値が前記記憶している計数値データになったならば、その旨の一致信号を発する。ストロープ信号発生手段は、前記計時手段が計時を開始した時から前記比較手段が、一致信号を発するまでの間ストロープ信号を発生する。切換手段はこのストロープ信号発生手段

が出力するそれぞれのLEDアレイブロック毎のストロープ信号を発光順番になったLEDアレイブロックに送るべくストロープ信号線を切り換える。

【0014】以上の動作が各LEDアレイブロックの画像データ読み込み毎になされる。請求項2の発明においては、複数のLED素子を並べたLEDアレイと、前記LEDアレイを複数のブロックに分割して順次発光させる駆動手段からなるLEDアレイヘッドにおいて、最低限所要発光時間を基に定められた基準発光時間を計時するための第1のクロックを計数する第1の計数手段の計数値と最高輝度のLEDアレイブロックより定まる最低限発光時間をもとにあらかじめ設定されている値とを第1の比較手段が比較し、両者が一致するならばその旨の出力信号を発する。前記第1の比較手段からの前記設定値に達した旨の出力信号によって補正発光時間を計時するための第2のクロックの計数を第2の計数手段が開始する。記憶手段はLEDアレイブロック毎にその発光時間を補正するストロープ信号の所定のパルス幅に相当する計数値データを各LEDアレイブロック毎に区分けして格納している。第2の比較手段は前記第2の計数手段の計数値と前記記憶手段の発光順となったLEDアレイブロックに対する計数値データとを比較し、両者が一致するならばその旨の出力信号を発する。ストロープ信号発生手段は第1の計数手段が計数開始した後、第2の比較手段が出力信号を発するまでの間ストロープ信号を発生する。切換手段は前記ストロープ信号発生手段が出力するストロープ信号によってストロープ信号線を切り換えることにより、発光順となったLEDアレイブロックにストロープ信号を送る。

【0015】請求項3の発明においては、請求項2の発明において、第2のクロックの周波数は第1のクロックのものより高くされている。請求項4の発明においては、請求項1又は請求項2又は請求項3の発明において、前記記憶手段に分割したLEDアレイの光量により算定された発光時間から全LEDアレイに共通な基本発光時間を差し引いた時間に相当する計数値データが格納される。

【0016】

【実施例】以下、本発明を実施例に基づいて図面を参照しつつ説明する。図1は本発明に係るLEDアレイヘッドの一実施例のブロック図であり、図2はその動作時におけるタイミングチャートである。図1において、LEDアレイヘッドは、LEDアレイを複数に分割したLEDアレイブロック8…と各LEDアレイブロック8…を点灯駆動するLED駆動回路ブロック16と、LEDの点灯時間だけ有効となるストロープ信号を発生するストロープ信号発生回路17と、ストロープ信号発生回路17から順次発生されるストロープ信号を該当する発光順

になったLEDアレイブロック8…に切り換えて供給する切換手段たるデコーダ25とを備える。

【0017】ここで、各LEDアレイブロック8…には、スイッチ回路26が付設して設けられ、このスイッチ回路26は後に説明するデコーダ25よりストロブ信号が印加されるとスイッチオンして当該LEDアレイブロック8…の一端を接続するよう構成されている。前記LED駆動回路ブロック16は、ビットシリアルに送られてくるデータをクロックCLKに同期してシフト格納するシフトレジスタ12、シフトレジスタ12が格納したデータをラッチ信号LT\_に同期してラッチするラッチ回路13およびラッチされたデータに基づきLEDアレイブロックの対応するLEDを点灯駆動するドライバ回路15とから構成されている。ストロブ信号発生回路17は、第1のクロックCLKをカウントする第1カウンタ18と、全LEDアレイブロックに共通した基準発光時間に相当する画素クロック計数値が登録されたレジスタ20と、第1カウンタ18の計数値とレジスタ20の値を比較する第1コンパレータ19と、第1コンパレータ19が一致出力を発すると、画素クロックCLKよりも高速な補正クロックのカウントを開始する第2カウンタ21と、各LEDアレイブロック8…毎の光量によってあらかじめ算定された補正露光時間データが図5に示すように各LEDアレイブロック毎に異なるアドレスに格納され、図示しないクロックカウンタによってLEDアレイブロックの発光順に対応するアドレスから補正露光時間データを出力するメモリ23と、メモリ23から出力される補正露光時間データをラッチ信号LT\_によってラッチするラッチ回路24と、この回路24でラッチされたデータと第2カウンタ21のカウント値を比較し、第2カウンタ21の出力が小さいか等しいときにストロブ信号をアクティブにする第2コンパレータ22とからなっている。ここで、レジスタ20に登録される画素クロック計数値に相当する基準発光時間とは、全てのLEDアレイブロック8…を一定露光量（発光輝度の時間積分値で与えられる。）が得られるまで発光した場合における最も早く一定の露光量に達したLEDアレイブロックの発光時間をいう。そして、その基準発光時間に相当する画素クロックの計数値として本実施例では例えば「7」を設定している。尚、第1カウンタ18、第2カウンタ21はラッチ信号LT\_によってカウントリセットされるようになっている。

【0018】デコーダ25は、第2コンパレータ22からのストロブ信号STB\_を、メモリ23の読出しアドレスの指定に用いた図示しないクロックカウンタの信号を用いてストロブ信号線の回路を切り換えることにより、発光順のLEDアレイブロック8…に付加されたスイッチ回路に分配する。（従って、本実施例ではレジスタ20と第1カウンタ18と第1コンパレータ19とが、請求項1の発明における計時手段に相当すること

となる。）以上のように構成されたLEDアレイヘッドについて、以下に図1及び図2を用いてその動作を説明する。

【0019】まず、外部から入力される画素クロックCLKに同期して画像データDATAがビットシリアルに送られてくると、シフトレジスタ12は画像データをシフトしながら読み込む。64ビット分のシリアル画像データが送られてくると、ラッチ信号LT\_が入力されシフトレジスタ12内の画像データは64ビットラッチ回路13にパレルにセットされる。同時に図2（3）に示すアクティブローのパルス信号であるラッチ信号LT\_は、ストロブ信号発生回路内のラッチ回路24に送られる。ラッチ回路24は、ラッチ信号LT\_の立ち上がりで画像データに対応するそして発光順番となったLEDアレイブロック8の補正露光時間データをメモリ23から受け取ってラッチする。なお、この場合、発光順番となったLEDアレイブロックが発光する必要がない場合には、画像データが0であることからシフトレジスタ12がこれを検知し、ラッチ回路13を不作動とさせる。

【0020】第1カウンタ18は、ラッチ信号LT\_でクリアされ画素クロックの計数を開始する。第1コンパレータ19は、図2（4）に示す第1カウンタ18の出力CNT1を受け取り、最も光量の大きいLEDアレイブロック8の総露光時間に相当する計数値、すなわち最も小さい値となる、が設定されているレジスタ20と比較して、それらがちょうど等しくなったときに図2

（5）に示す出力信号CMP1\_をローからハイに立ち上げる。この信号CMP1\_は、第2カウンタ21のディisable信号（disable）であり、レジスタ20にセットされている基本露光時間t1の間だけローとなる。

【0021】第2カウンタ21は、ラッチ信号LT\_で0にクリアされ、以後計数を停止するが、信号CMP1\_がハイになった時に補正クロックの計数を開始し、第2コンパレータ22に図2（7）に示す計数値CNT2を出力する。第2コンパレータ22は、図2（6）に示すラッチ回路23の補正露光時間データと第2カウンタ21の出力CNT2を比較する。そして第2カウンタ21の出力が計数値に達し、ついにラッチ回路24の補正露光時間データより大きくなったときに信号STB\_をローからハイにする。

【0022】なお、この補正露光時間データの最大値（5ビットなら、 $2^5 = 32$ ）は、基本露光時間（図2の（4）におけるt1）の点灯が終わってから、次のLEDアレイブロック8の画像データを読み込み始めるまでの時間（秒）に補正クロックの周波数（1/秒）をかけた値より小さければ良い。本実施例では、各補正露光時間データは5ビットとしており、これらはそれぞれ各LEDアレイブロック8の配列に従って順に、すなわち

発光順に従って、所定のアドレスに格納している。第1番目のLEDアレイブロック8の補正発光時間データすなわち、最低限の発光時間は「5」×補正クロック時間間隔値であるので、第2カウンタ21の出力CNT2が計数値6になると同時に、すなわち計数値「5」に相応した補正時間間隔が終了すると同時に、第2コンパレータ22の出力STB<sub>1</sub>は図2(8)に示すごとくハイに立ち上がる。これにより信号STB<sub>1</sub>は、図2(9)に示すごとく第1カウンタ18が計数を開始したときにローとなり、第2カウンタ21の出力が補正発光時間データの示す値を経過したときにハイとなり、基本発光時間t<sub>1</sub>と各LEDアレイブロック毎の補正発光時間t<sub>2</sub>の和である総発光時間T<sub>1</sub>の間だけローである信号となる。それからデコーダ25は、内蔵のクロックカウンタ(図示せず)の作用のもとストロープ信号線を切り換えることにより各対応する、すなわち発光順番となっているLEDアレイブロック8にストロープ信号STB<sub>1</sub>を分配する。

【0023】各LEDアレイブロック8に接続されているスイッチ回路26は、このデコーダから受け取ったストロープ信号STB<sub>1</sub>に応じてスイッチをオン/オフして、LEDアレイブロック8の点灯時間をその輝度に応じて変化させる。この際、各LEDアレイブロック9のドライバ回路15は、ラッチ回路13へ与えられている画像データがハイのときに限り、すなわち発光する必要があるときに限り、LED素子に駆動電流を流そうとするが、そのスイッチ回路26がオンでありLEDアレイブロック8の一端が接地している時でない限り駆動電流は流れない。すなわち、ストロープ信号がローであり、かつ画像データがハイであるLEDアレイブロック8の素子のみ点灯できることとなる。

【0024】以上、本発明を実施例に基づき説明したが、本発明は何も上記実施例に限定されないのは勿論である。すなわち、例えば⑥実施例においては補正発光時間データを各5ビットとしたが、6ビットまたはそれ以上、逆にもし、発光量のバラツキに対する許容範囲が大きい各LEDアレイブロックの輝度がそろっていればそれ以下であっても良い。ただし、データのビット数を増やすときには、これに応じて補正クロックの周波数も早くする必要があるのは勿論である。

【0025】②補正クロックは画素クロックと同期したものとしたが、画素クロックよりも相対的に十分高速であれば非同期としてもよい。なお、補正発光時間データの最大値(実施例では32。そして、補正クロックの最大カウント値)を2のべき乗にする(実施例では2<sup>5</sup>)と、メモリ内の補正発光時間データ、すなわちメモリ容量を最大限に利用することができる。

【0026】③請求項1及び請求項2の発明における基準発光時間、すなわち実施例における第1の比較手段が第1の計数手段の計数値と比較するあらかじめの設定値

は、第2のクロック周波数及び記憶手段の容量の都合上、最高輝度のLEDアレイブロックより定まる最低限発光時間よりも少なくてもよい。更には、実施例においては、その説明が複雑となるため言及しなかったが、最高輝度のLEDアレイブロックを基に最低限発光時間を定める場合に、静電潜像を形成するに最低限必要な露光量はもとより、LEDの経年劣化、電源電圧の変化(低下)等が適宜考慮されるのは勿論である。また、これらの補償手段を別途設けてよいのも勿論である。

10 【0027】④なお、実施例では階調制御(白点の追従制御)を採用していないが、これを採用する場合には、各階調毎の露印発光時間=各階調毎の最低限発光時間とし、かつ第2のクロックの周波数を第1のクロックよりもずっと上げ、その上第1のクロックと同期させ、更にまた補正発光時間のデータの最大値を補正クロックの最大カウント値とするのが高速度印刷(画像形成)には便利であろう。

【0028】⑤第1のクロックと第2のクロックの発生源を共有としている。そして、第1の計数手段は、クロック信号2つを1まとめとして1つのクロックとして計数し、第2の計数手段はクロック信号1つを1つのクロックとして計数することにより請求項3の発明の構成としてもよい。

⑥実施例等では電子写真としているが、水墨画の高級印刷等、用途はこれに限定されない。

【0029】⑦同じく色彩は黑白の二値としているが、本願発明のLEDアレイヘッドを複色、各原色毎に採用することにより、天然色印刷等に使用する。なお、この場合には、トナー等もこれに応じて複色種(色)準備される等光プリンタの構成に必要な変更が加えられるのは言うまでもないことである。

⑧実施例は主として請求項2の発明に係るものであり、基準発光時間は第1のクロック信号と第1のカウントと第1のコンパレータとで測定するものとしているが、これは全LEDアレイブロックに共通の時間、かつ一定の長さであり、このため、振動、機械の磨耗等による経時変化も考えられない上に万が一あってもこの影響は少ないため、別途設けられた一定値のタイマーによるものとしてもよい。なおこの場合には、請求項1の発明の実施例となる。

40 【0030】

【発明の効果】以上説明したように、請求項1の発明によれば、各LEDアレイブロック毎に、その総光量、すなわち総露光量を揃えるべく、最高輝度のLEDアレイブロックにより定まる基準発光時間と各LEDアレイブロック毎にその輝度の補正をなすための時間に応じてストロープ信号を発生するストロープ信号発生手段と、この発生したストロープ信号を信号線を切り換えて発光順となったLEDアレイブロックに分配する切換手段とを設けることにより、各LEDアレイブロックの総光量、



総露光量をその輝度に応じて高精度に制御する、すなわち均一化することが可能となる。

【0031】請求項2の発明においては、請求項1の一部構成要素をより具体的に記載したものであるため請求項1の発明と同じ効果がえられる。実施例で示した構成、数値で具体的にいうならば、補正発光時間データを各5ビットにした場合では、補正前のLEDアレイブロック間の総光量のばらつきをプラスマイナス20%とすると、補正後は $(40 \div 2^5) = 1.25\%$ 以内となると、このとき必要な補正メモリの容量は、LEDアレイブロック数×5ビットと従来例の6分の1以下で良い。

【0032】請求項3の発明においては、基準発光時間＝最低限所要発光時間であるため各LEDブロックの光年度のバラツキの補正のための単位数を大きくとることが可能となる。請求項4の発明においては、一定の発光時間隔内において補正時間量の一単位の絶対値を最少とすることが可能となる、逆に補正の精度は木目細くなるため、補正の精度が向上する。

【図面の簡単な説明】

【図1】本発明の一実施例におけるLEDアレイヘッドのブロック図。

【図2】本発明の一実施例におけるLEDアレイヘッドの動作時におけるタイミング図。

【図3】従来技術に係るLEDアレイヘッドを用いた光\*

\*プリンタの概略構成図。


【図4】従来技術に係るLEDアレイヘッドのブロック図。

【図5】各LEDアレイブロックとこれに対応した補正露光時間記憶の様子を示す概念図である。


【符号の説明】

- 8 LEDアレイブロック
- 9 LED駆動用ICドライバ
- 10 補正メモリ
- 11 ラッチ回路
- 12 シフトレジスタ
- 13 ラッチ回路
- 15 ドライバ回路
- 16 LED駆動回路ブロック
- 17 ストロブ信号発生回路
- 18 第1カウンタ
- 19 第1コンパレータ
- 20 レジスタ
- 21 第2カウンタ
- 22 第2コンパレータ
- 23 メモリ
- 24 補正データラッチ回路
- 25 デコード回路
- 26 スイッチ回路


【図1】




【図3】



【図2】



【図4】



【図5】

LED アレイ ブロック No.	1	2	3	...	N
補正クロック No.	5	13	1	...	23

フロントページの続き

(51) Int. Cl.<sup>4</sup>  
H 0 4 N 1/036  
1/23

識別記号 庁内整理番号  
1 0 3 Z 9186-5C

F I

技術表示箇所